长鑫科技4F DRAM架构研发取得关键进展 。

第四届集成芯片和芯粒大会于 10月9日至10日 在上海举行
，长鑫科技总裁曹堪宇在大会上发表演讲，全面介绍长鑫科技在DRAM器件、4F 架构及混合键合等方向的技术探索与积累 ，并官宣预计年底推出融合上述先进技术的新一代DDR5RDIMM产品
。

据曹堪宇介绍
，长鑫自成立以来就启动4F 的研究和专利布局，公开专利族超300件 ，数量领先海内外厂商。长鑫在2021年发布4F 架构相关的论文
，并在2023年 、2025年的两篇论文中分享在该架构上的研发进展 。

在演讲中，曹堪宇详细介绍了DRAM的技术发展演进 ，剖析了6F 和4F 架构的工艺挑战
。他表示，长鑫的4F 架构
，最核心的特色是在DRAM存储阵列晶体管上的创新，即自研的VSG(Vertical Surrounded Gate)晶体管。VSG晶体管采用垂直包围沟道结构 ，能实现更强栅控
，解决漏电与短沟道效应痛点，同时竖立的晶体管也助力面积微缩 ，提升存储密度 。

近来 DRAM行业内主流的架构是6F 架构
。6F 是衡量DRAM存储单元面积的一个核心指标。在DRAM芯片设计中
，一个存储单元通常由一个晶体管(1T)和一个电容器(1C)组成 。F(最小特征尺寸)代表晶圆制造工艺中光刻技术能实现的最小线宽或间距。4F 意味着每个单元仅占4倍最小特征尺寸的平方，因此单位面积内的晶体管数量会增多 ，实现存储密度的提升
。

从6F 到4F 的跨越
，本质上是晶体管沟道方向从水平布局向竖立布局的根本性变革。这意味着6F 时代的设计和工艺流程无法完全复用，需要整合新一套的工艺流程 。据悉 ，研发过程中
，长鑫科技对多项核心工艺流程展开深度技术探索与突破，全面优化涵盖字线金属化
、位线成型以及结激活等关键工艺 ，以实现最优的性能与功耗比
。

随着6F 架构的微缩难度越来越大，4F 架构再度成为业内积极探索的方向。最大的变化就是在于将DRAM与CMOS的工艺解耦
，再通过晶圆级混合键合的方式实现高速互联 。这是DRAM技术从二维缩放迈向三维集成的一个关键转折点
。它破除了传统一体化制造中长期存在的工艺瓶颈，允许独立地优化逻辑性能和存储单元的密度与可靠性。

据悉 ，长鑫自2019年开始推进混合键合相关技术的独立自主研发
，近来 已公开的专利数量已经是全球前十水平 。2025年长鑫在IEDM发表论文，介绍了多层水平单元堆叠DRAM架构研发成果
。这是长鑫首次在12英寸晶圆平台上完成DRAM和CMOS晶圆级键合的实验验证。

记者获悉 ，DDR5RDIMM作为服务器市场的主流配置
，其应用环境对产品的性能指标、运行稳定性及兼容性提出了极高要求 。长鑫将4F 架构的首代产品定为DDR5RDIMM，将直面服务器内存领域极高的技术与工程壁垒
。